Mathworks基于matlab启动产品以生成hdl代码

时间:2019-01-06 06:12:55 来源:天后宫资讯网 作者:匿名



中国北京,2012年3月6日 - MathWorks今天宣布HDL编??码器,它支持MATLAB自动生成HDL代码,允许工程师使用广泛使用的MATLAB语言实现FPGA和ASIC设计。 MathWorks还发布了HDL Verifier,其中包括用于测试FPGA和ASIC设计的FPGA硬件在环功能。有了这两个产品,MathWorks现在可以使用MATLAB和Simulink生成和验证HDL代码。

MathWorks嵌入式应用和认证经理Tom Erkkinen说:“世界各地的工程师都在使用MATLAB和Simulink设计系统和算法。现在使用HDL Coder和HDL Verifier,他们不再开发FPGA和ASIC设计了。没有必要手动编写HDL代码,您不再需要编写HDL测试平台。“

HDL Coder使用MATLAB功能和Simulink模型生成用于FPGA编程或ASIC原型设计的可移植和可综合的VHDL和Verilog代码。因此,工程团队现在可以立即确定硬件实施的最佳算法。 Simulink模型与生成的HDL代码之间的可追溯性还支持开发遵循DO-254和其他标准的高完整性应用程序。

Xilinx全球营销和业务开发高级副总裁Vin Ratford表示:“HDL Coder为Xilinx ISE设计套件提供了一个集成通道,创建了一个按钮工作流程,以便使用MathWorks产品的算法开发人员可以开发Xilinx FPGA。这种集成通过使我们的共同客户能够访问大量Xilinx优化的IP产品组合,进一步提高了他们的生产力。“HDL Verifier目前支持Altera和Xilinx FPGA开发板的FPGA硬件在环验证。 HDL Verifier提供了一个协同仿真接口,将MATLAB和Simulink链接到仿真程序,如Cadence Incisive,Mentor Graphics ModelSim和Questa HDL。借助这些功能,工程师可以快速验证HDL实现是否符合MATLAB算法和Simulink系统规范。

Altera产品和企业营销副总裁Vince Hu指出:“随着越来越多的行业采用FPGA,

设计人员需要一种方法来弥合系统模型和FPGA设计之间的验证差距。 HDL Verifier将系统模型与FPGA相结合,使工程师能够使用Altera FPGA和Simulink执行FPGA硬件在环验证。此工作流程缩短了验证周期,还有助于工程师在芯片实施方面建立更大的信心。 ”

HDL Coder:HDL Workflow Advisor提供定制和优化HDL代码的选项,并直接从MATLAB自动化FPGA编程。

http://hzdaiya.cn 搜狗网

Copyright ?2018-2019 #首页标题#(www.gnudoyng.net All Rights Reserved.